ブックタイトル実装技術8月号2020年特別編集版

概要

実装技術8月号2020年特別編集版

381. 緒言　「半導体の集積密度は2年ごとに2倍になる」という、いわゆるムーアの法則は、およそ半世紀にわたってエレクトロニクス業界の技術開発を考える上での指針となってきた。しかし、プロセスの微細化による密度向上という方向性では、この法則には物理的な限界があることが衆目の一致するところであり、そのためチップを縦に集積する三次元化技術が注目されている。　TSV（Through Silicon Via、シリコン貫通電極）及びTGV（Through Glass Via、ガラス貫通電極）はこの三次元パッケージにおいて、積層されたチップ上にある回路を接続するための、あるいは表面のデバイスを裏面の次階層接合部（はんだボールなど）へ接続するための重要な技術である。このTSV・TGVネットワークを可能にするのが、高いアスペクト比を持つ狭小ビア内を成膜するALD（Atomic LayerDeposition、原子層堆積）技術である。2. TSV・TGVを利用した接続　チップから外部への電気的接続にはいくつかの種類がある。代表的なものがワイヤを用いて集積回路上の電極からパッケージやプリント基板へ接続するワイヤボンディング技術である。自由度が高くコストが低いものの、ボンディングパッドが大きな面積を占める、ワイヤが長いため高周波での信号減衰や信号波形の劣化、及び電力消費が大きいといった問題がある。フリップチップ技術はチップを上下逆さまにして電極を下向きにすることで、チップ表面全体で接続を可能にし、かつ接続長さを短くできる。但しフリップチップでは基本的に表面電極だけなので積層ができない。積層されたチップを貫通するTSVを使用することで、高密度・小面積・優れた高周波動作性・低消費電力を実現することができる（図1）。またシリコンウエハではなくガラス基板が用いられる場合はThroughGlass ViaすなわちTGVとなる。ガラス材料は絶縁性が高く、伝送損失が低く高周波特性に優れる特性があるため、5G時代に向けたRFデバイス開発でも有用とみなされている。3. ビア内成膜プロセス概要　TSVプロセスではビア開孔を回路作成の前にするか後にするか（ビアファースト・ビアラスト）、表面ビアか裏面ビアか、また開孔をボッシュプロセスにするかレーザにするか、さらに薄化プロセスなど、押さえておかなくてはならない技術が種々あるが、本稿では成膜のみに照準を絞って述べる。全体の工程の詳細については文末の参考文献リストを参照願いたい。　まず導通させるためには、ビア内には導電体を埋め込む必要があり、これは通常Cuの電解めっきで行われる。めっきも湿式の成膜であるが、詳細は割愛する。本稿の焦点はめっき下地の成膜である。ALDによるTSV・TGV内部成膜ソリューションPICOSUN JAPAN（株） / 八尋　大輔図1　接続方式の比較図2　TSV内部成膜積層構造（※簡便のため縮尺は考慮していない）a） ワイヤボンディングb） フリップチップc） TSV接続