ブックタイトル実装技術7月号2020年特別編集版

概要

実装技術7月号2020年特別編集版

28設計・解析・シミュレーション12　　　はじめに　世界スタンダードのJTAGテスト（IEEE1149.1 規格 バウンダリスキャンテスト）は、高性能プロセッサ、組込み用マイコン、FPGA、PLD、DSPなどの半導体に標準で搭載されるようになった。開発現場では、一般的に「JTAG（ジェイタグ）」が利用されている。ソフトウェアエンジニアはArmマイコンのソフトウェア開発用 「JTAG ICE（デバッグプローブ）」が使われているし、ハードウェアエンジニアは「FPGAやフラッシュメモリの書き込み」のためにJTAGが使われている。　しかし、本来のJTAGの使い方は、デバッガや書き込み用のものではなく実装テスト用の標準規格である。特にBGA部品を実装した基板においては、BGAの端子をバーチャルプローブとして使えるため、量産テストや試作基板のデバッグ、故障解析の場面で有効なテスト手法となる。　今後、DDR4メモリにはJTAGテスト用のコネクティビティテストモードが加わり、DDR5メモリはJTAGテストに対応することが決まり、JTAGテストを行う環境がさらに整うことになる。JTAGテストの効果を企業全体で高めるには、設計段階でテスト容易化設計を考慮することが重要になる。今回は製品のライフサイクルにおけるJTAGテストの活用例とテスト容易化設計の5つのポイントを紹介する。　　　JTAGテストの仕組み　JTAGテストは、図1 のように5 本のJTAG 信号（TDI、TDO、TMS、TCK、TRST（オプション））を利用して、JTAGテストに対応した部品をPCから自由にコントロールできる仕組みである。JTAG非対応の部品とJTAGテスト対応の部品を比較すると、部品がもつ本来のコアロジックと部品の端子の間に、バウンダリスキャンセル（Boundary Scan Cell）という信号を入出力させるためのロジックが追加されていることが分かる。バウンダリは日本語で「境界」という意味であり、コアロジックと部品の端子の境界をスキャンできることを意味している。　このようにJTAGテストとは、バウンダリスキャンセルを制御して、部品の端子をバーチャルプローブとして通電試験ができるテスト手法である。テスト中はJTAGテスト対応部品のコアロジックが切り離され、部品の端子から自由に信号を入出力することができる。そのため、JTAGテストのメリットは、マイコンのプログラム開発やFPGAのロジック開発をせずに基板のテストができることである。　このテストの仕組みは、皆さまが使用している主要部品に予め内蔵しており、多ピンのFPGAやマイコンを搭載したBGA基板のデバッグ効率をあげることができる。JTAGテストによって見つけられるBGA基板の不具合には、「はんだ不良（オープン不良、ブリッジ不良）」、「プリント基板のパターン不良（断線、ブリッジ）」、「部品内部のボンディングワイヤの断線」、「部品の型番違い」、「実装方向のミス」などがある。JTAGテストは、測定器ではプロービングできない不良を検出できることから、近年の高密度実装基板に対する有効なテBGA実装不良の市場流出を防ぐ「 テスト容易化設計」の5つのポイントアンドールシステムサポート（株） / 谷口　正純図1　JTAGテストの仕組み