ブックタイトル実装技術2月号2020年特別編集版

概要

実装技術2月号2020年特別編集版

29が1μ以上の赤外線は、シリコンのバンドギャップを飛び越すエネルギーが不足で電子と正孔は発生せず感度がない。イメージセンサは、数百万以上の画素ならなっているが、それぞれの画素で入射光に応じた電子が発生し、図2 のように水平走査回路と垂直走査回路で、端の画素から順にONになった画素の信号が出力部へ送られ読み出される。図2から分かるように、各画素は長い配線などに接続しているので、ノイズを拾ってしまう。イメージセンサの感度を上げるには、回路で増幅すれば良いが、ノイズがのっているとノイズも一緒に増幅されて見苦しい画となってしまう。そこで、各画素の中に増幅回路を組み込んで、ノイズが入らない内に増幅してしまう構造が開発され、感度が大幅に向上しCMOSセンサが実用化された（図３）。小さな面積の画素内に増幅回路を入れると、光を受ける面積が少なくなってしまうが、LSIの微細化技術の進歩により、増幅回路が入れられるようになった。4. 3次元構造撮像デバイスの開発　NHK技研では、超多画素と高フレームレートを両立する次世代のイメージセンサの実現を目指して、3 次元構造撮像デバイスの研究を進めている。イメージセンサの3 次元化では、TSV（Through Silicon Via）を用いた構造が実用化されているが、TSVでは数ミクロン以上の面積が必要となり、画素毎の対応はできない。NHK技研で開発に取り組んでいるデバイスは、異なる基板に形成した受光部や信号処理回路を接合して、受光部直下に画素毎に信号処理回路を集積した構造を備えている（図4）。上下の基板の接続には、微細な金電極を上下に設けて超平坦化を行い、金と金の圧着を行う。これにより、全画素並列に信号処理を行うことで、多画素でも高いフレームレートを維持することができ、高機能化も可能である。これまで、デバイスの高集積化に向けて、3 層以上の構造を実現する多層化プロセスを開発した（図5）。試料の作製手順は、シリコンIC 基板にアルミニウム配線を行い、絶縁膜（SiO2）を被せて所定の孔を開けて、金をめっきする。さらにCMP（ChemicalMechanical Polish）で平坦化する。貼り合わせる方の基板も同様な構造にしてチップを切り出し、金を対向させ、荷重2000N、温度200 ℃、60 分間加圧して接合させる。2 層構造を形成する技術（図5（a）?図5（c））に加えて、新たに集積回路の裏面に絶縁層と埋め込み電極を形成する技術と、裏面側の平坦化技術（図5（d）?図5（e））の開発により、3層構造デバイスの試作に成功した。本プロセスの繰り返しにより、さらなる多層化の実現性が高まり、従来平面状に形成してきた信号処理回路を３次元構造化することで、画素サイズの縮小と信号処理回路の高集積化の両立に向けた見通しを得た。この技術により、将来的には超多画素でも高フレームレートやグローバルシャッターが図4　3次元構造撮像デバイス図3　各画素にアンプを組み込むことで、ノイズの少ない信号が得られる図5　多層化プロセス