ブックタイトル実装技術9月号2019年特別編集版
- ページ
- 31/40
このページは 実装技術9月号2019年特別編集版 の電子ブックに掲載されている31ページの概要です。
秒後に電子ブックの対象ページへ移動します。
「ブックを開く」ボタンをクリックすると今すぐブックを開きます。
このページは 実装技術9月号2019年特別編集版 の電子ブックに掲載されている31ページの概要です。
秒後に電子ブックの対象ページへ移動します。
「ブックを開く」ボタンをクリックすると今すぐブックを開きます。
実装技術9月号2019年特別編集版
334. 実装品質革新 ~異次元の良品生産~ 次に我々は上述の生産性改善で得たデータ活用の知見をもとに本稿主題の品質革新への応用に取り組んだ。制御機器、特にコントローラーにおいてはその主機能が電子回路基板につくりこまれており、電子回路基板の製造品質が最終製品の品質のみならず製造工程全体にわたる生産性あるいは後戻りによって発生するロスを左右する根源的な改善ポイントになると考えた。また、本稿の冒頭でふれたように今後における電子回路基板が担う役割を鑑みても革新的レベルの品質向上が不可欠になると考えられる。数年間のベンチマークなどから表面実装における高い品質と言える水準は、部品の実装不良とはんだ付け不良を含む実装不良率でシングルppm.(10ppm. 未満)であると考える。しかし、市場での電子回路基板の機能不全による不具合は確実に“ゼロ”であるとは言い難い状況にある。そこで市場での不具合を確実に“ゼロ”にする品質レベルを現状の実装不良率の100分の1に設定して、不良率をppm.(100 万分の1)からppb.(10億分の1)オーダーを目標に設定し、異次元の良品生産に向けた取り組みを実行することにした。 表面実装プロセスは大別すると次の3つの加工プロセスで構成されている。 ?はんだペーストの転写(印刷または塗布) ?部品実装 ?はんだ付け(リフロー炉加熱) これらの各プロセスでの出来ばえの総和が電子回路基板の最終出来ばえであり、不良をゼロにするためにはこれらのプロセスにおける不良要因を取り除くことが必要となる。この基本方針に基づいて、当社の制御機器事業の商品でもある基板外観検査装置(AOI:Automated Optical Inspection VTシリーズ)を加工プロセスにインラインさせることでプロセス毎の出来ばえのつくり込みを可能にした。この取り組みを実現させるには各プロセスの出来ばえレベルを格段に向上させることが前提であり従来から行っていた品質のつくり込みとは全く異なった課題を解決することになる。 また、はんだ付け後の検査ではAOIで良否判定がしきれないはんだフィレット形状のばらつきや検出そのものが困難な部品に対しては目視検査によって不良の流出を防いでいる。図1 装置データを活用した見える化