ブックタイトル実装技術12月号2018年特別編集版

概要

実装技術12月号2018年特別編集版

21半導体実装3次元半導体関連から見た業界および技術動向（その①）（株）ザイキューブ次世代洗浄の新たな課題 洗浄方法の適正化～洗浄技術も進化が問われている～ゼストロンジャパン（株） / 加納　裕也　『2017年度版日本実装技術ロードマップ』「電子デバイスパッケージ」の章の「まとめ」には下記のような記述があります。　「FO-WLP、FO-PLPが伸長する一方で、FPGAとQFNも多品種少量生産のデバイス向けとして堅調に存続していく。　TMV（Through Mold Via）等のパッケージ内配線や、2.5D 実装が競合することによって、なかなか採用が本格化してこなかったTSVであるが、最短配線による低消費電力化と高速化の効果は大きく、いよいよ実用化が加速してくる気配となっている。今後の伸長に向けて、より一層のプロセスコストの低減が期待されている。また、これまでNANDフラッシュメモリのMCPが牽引していたウエハ薄化技術に関しては、今後はTSVが最重要モチーフとなって牽引していくことになると予想される。　ワイヤーボンディング技術に関しては、狭ピッチ化の動向には進展がないが、銅ワイヤーや銀ワイヤーの採用や、細線化による低コスト化の提案が活発となっている。フリップチップ接続に関しては、チップ間などでの微細接続に向けてエレクトロマイグレーション対策などが、今後の重要な課題となってくる。　パッケージ基板は、少量生産に留まっている2.5D実装の課題、すなわちコストと電気特性、を解決する提案が各種なされてきており、活気を呈してきている。2.1Dを筆頭に微細化も着実に進んできている。伝送線路を形成する必要のあるパッケージ配線においては、パッケージ基板の重要性は引き続き高い。　パワー半導体には、独自のモジュール化技術が必要とされる。基本的に個別対応構造となるため、ロードマップとしては示しにくいが、継続的な成長が見込める市場となっている。また、SiC、GaNなどのワイドバンドギャップ半導体の実用化に伴い、パッケージ構成部品や材料の耐熱性要求が桁違いに厳しくなってくる。」としています。　本特集では、半導体実装をめぐる現状と課題を探る論文をご紹介します。ぜひご参照ください。