ブックタイトル実装技術12月号2017年

概要

実装技術12月号2017年

223次元半導体関連の技術および業界動向半導体実装（株）ザイキューブ◎Advanced packaging industry : What we couldexpect in 2017（4月4日付け ELECTROIQ）　→ NCAP China（National Center for AdvancedPackaging： 江蘇省無錫市）とYole主催の第3回 AdvancedPackaging & System Integration TechnologySymposium（2017 年4 月20-21日 ： 無錫）について。Yoleは、先端実装の売上げが2016 年に$22 billion以上となり、2020 年までに約$30 billionに増えると見ている。◎What is the impact of most dynamic advancedpackaging platform on manufacturing markets?（4月6日付け ELECTROIQ）→ Yoleの最新レポート、Equipment and Materials forFan-Out Packaging。FOWLP市場について以下の見方 ：　装置… 2021 年に約$694 million 2015 ～2021 年のCAGRが42.5 ％　材料… 2021 年に約$148 million 2015 ～2021 年のCAGRが40 ％　いろいろな切り口からの技術動向が以下の通りである。◎System-in - Package Gets 100G Link　- EEs struggle to keep fast links on copper（2月2日付け EE Times）　→新興の100 - Gbit/s標準は、2.5D半導体stacksへの低コスト化代替を作り出す狙いである。支持者たちは、該ultra - short - reachインタフェースが拡大するsystem -in - package（SiP）設計一式に向けたecosystemを大量に生み出す助けになる可能性を信じている。該活動は、1つにはデータセンター次世代システムがモバイルおよびインターネットtrafficの大洪水を処理できるように100G linksを工夫しようとする多くの動きの1つである。◎2.5D Adds Test Challenges-Dealing with 2.5D chip testing issues（3月6日付け Semiconductor Engineering）　→2.5D半導体実装の増大で、outsourced semiconductorassembly and tes（t OSAT） contractorsおよびautomatictest equipment（ATE）ベンダーにtestingの課題があらわれている。業界エキスパートは、その応答としてパッケージ、生産テストシステム&ソフトウェアにおけるknown good die（KGD）の使用があるとしている。◎HBM Upstages DDR In Bandwidth, Power- Design challenges and tool flow gaps emerge,but so do real-world PPA metrics.（3月30日付け Semiconductor Engineering）→グラフィックス、ネットワーキングおよび高性能computingに向けて、high-bandwidth memory（HBM）の最新の繰り返しが、従来のDDR、GDDR設計、およびHybrid MemoryCubeなど他の先端メモリアーキテクチャに対して実現可能な競合として引き続き立ち上がっている。◎System-Level Design : Start Your HBM/2.5DDesign Today - A look at the advantages of high -bandwidth memory, including power and cost benefits.（6月28日付け Semiconductor Engineering）　→high - bandwidth memory（HBM）は、through -silicon vias（TSVs）を用いてstacked DRAM dieを接続するJEDEC - defined標準のDRAM技術であり、その最初の取り入れでは、2.5Dシリコンインターポーザ技術を用いてsystem - on - chip（SoC）ロジックdieと統合されている。◎Challenges For Future Fan - Outs- New lithography, equipment required aspackaging continues to scale.- Fan-out packages may turn to lithography（7月7日付け Semiconductor Engineering）　→半導体に向けたfan - out wafer - level packaging（FO- WLP）が、lithography装置使用などより高価なプロセス技術を必要とする新しい実装の型に進化する可能性がある。「Fan- outはlines and spacesによって、いくつかのプレーヤーにてR&D状況にある」と、Yole DeveloppementのJeromeAzemar氏。　伸びる新分野に向けての先端実装技術が論じられている。◎Artificial Intelligence : A New Era of theAdvanced Packaging Industry（6月8日付け 3D InCites）　→Artificial Intelligence（AI）が、3D TSVおよびheterogeneous integration技術の展開を引っ張っている。Yole Group of Companies傘下のYole Developpement