ブックタイトル実装技術12月号2017年

概要

実装技術12月号2017年

193次元半導体関連の技術および業界動向半導体実装（株）ザイキューブ●スペーサとしてのCu-postおよびSi-interposer　マルチチップ実装の普及に伴い、Cu-post, Si-interposerに期待される役割が変わってきている。ここ数年は顕著なのは、スペーサとしての役割である。当社では、100μｍ以下のスペース形成はCu-post、100μｍを超えるスペース確保に関しては Si-interposer という棲み分けで試作対応可能である（図6）。●チップ個片へのTSV/Bump形成　当社ではこれまで、シャトルサービスなどでダイシング済みのチップ（個片）へのTSV形成サービスを提供してきた。これは、Siウエハでキャリアを作成し、ウエハプロセスと同様の工程・ハンドリングを可能にするものである。　近年は、個片へのBump形成ニーズも高まっている。最近の商談件数では、個片へのBump形成試作の方がTSV形成試作よりも多い状況である。当初は、個片へのTSV形成と同じプロセスで対応していたが、スループット、コストが課題となっていた。　このような課題に対し当社では下図の通り、Fan-Out WLP（Wafer Level Package）プロセスを適用してMoldキャリアウエハを作成することにより、Bump形成に十分なアライメント精度を保ちながらスループットを向上させるプロセスを開発している（図7）。　そして今回は、次の2つのテーマについて、当社の取り組みの概要を示していく。■2017年●Interposerの試作対応　ここ数年の開発要求から、Glass-interposer, Si-interposerの事例を紹介する。　①… Glass-interposer ： 無アルカリガラスは、幅広い線膨張係数（CTE）ラインナップを有することから、モールド材の支持基板などに用いられるようになっている。この特徴を利用して、非SiデバイスとのCTEマッチングを主目的としたGlass-interposer も開発されている。　図8に実装例を示す。従来の高周波アプリケーション用途とは異なるGlass-interposerの適用例である。構造例とした非Siデバイスはセンサーデバイスであることが多く、IoTアプリケーションへのGlass-interposer適用が広がる端緒となる可能性がある。　②… Si-interposer ： 先端のSi-interposer は、貫通電極（TSV）とRDLの微細化、狭ピッチ化、基板薄化の開発が進んでいる。このような開発品は、図8の下左のように、サポート基板に貼り付けた状態でハンドリングするのが一般的である。素子実装後の支持基板デボンディングなど、基板薄化に伴う工程の難易度が高いため、工程の専業化が進んでいる。　いっぽう、ハンドリングのし易さを重視したSi-interposerのニーズもある。　図8 の下右は当社で試作しているLab.向けのTSV付きSi-interposer基板である。400umのSi基板厚に約φ80umのTSVを形成している（アスペクト比 5）。　ユーザーの使用目的によっては、高抵抗Si基板の適用により絶縁膜形成に関する工程を簡略化して低コスト化を図っている。φ200mmウエハでは支持基板無しでハンドリング可能であるため、研究開発機関などにて基板両面に素子実装時図7 図8