ブックタイトル実装技術7月号2017年特別編集版

概要

実装技術7月号2017年特別編集版

17DfT（Design for Testing）実現に向けたEDAの取り組み設計・解析・シミュレーションな高密度な基板では、今までの各検査の限界が見えてきている。以下それぞれの限界を示す。・自動外観検査 ： BGA/CSPや内蔵部品の検出不可・X線検査装置 ： 全品検査は困難・インサーキットテスタ ： 基板の高密度化によりテストポイン　トを立てるのが困難・ファンクションテスタ ： 治具製作工数の増大　この限界を解決する新たな手法を設計と検査に取り込んでいかなければいけない。たとえば、部品内蔵基板では、テスト・デバッグ段階でできる限り検査計画の妥当性を検証することが必要であり、テスト効率の大幅な削減に繋がる。CAD側ではそれを支援することが今後も重要になる。　　　課題解決のために必要な技術1. バウンダリスキャンテストの可能性　部品内蔵基板の検査においては以前からバウンダリスキャンテストの有効性が論じられてきた1)。もともとバウンダリスキャンはQFP（Quad Flat Package）やSOP（Small OutlinePackage）のピン間が狭くなるのに伴い、テストプローブの直径を細くすることが追いつかなくなってきたことに端を発している。　歴史を紐解くと1985年には欧州企業中心にJETAG（Joint European Test Action Group）が発足され、そこに1986 年に北米企業が加わり、欧州を意味するEuropeanが外れ、JTAG（Joint Test Action Group）に改称されている。　1987年にはversion1.0を発表、1988年にはversion2.0となりIEEEに提案され、1990 年にIEEE std 1149.1として承認されている1)。　1990 年台に入り、BGA（Ball Grid Array）やCSP（ChipSize PackageもしくはChip Scale Package）を搭載したボードが増えてきて民生機器での活用例も出ている2)。（株）図研図2　各テストポイント間の回路図を生成する機能例図1　部品内蔵基板向け検査出力例3