ブックタイトル実装技術２月号2017年特別編集版

概要

実装技術２月号2017年特別編集版

21JTAGテストによるARM搭載BGAデバイスのテスト事例検査技術データアウトプット TDO、テストリセット TRST（オプションのためデバイスによっては、ない）の5 本の信号から構成されている。この「わずか5本のJTAG信号」が実装基板テストの鍵となる。　基板上に実装されているCPU、FPGA、DSPなどの主要部品には、IEEE1149.1に準拠したJTAGテスト用のロジックが内蔵されている。　JTAGテストモードに移行するとCPUやFPGAのコアロジックが切り離され、PCから自由に端子をコントロールできるようになる（図3）。　JTAGテスト開発統合環境「JTAG ProVision」には、部品ライブラリが用意されており、様々なテストアプリケーションが自動生成される機能がある。部品ライブラリは、ユーザーからの要望を受けて無償でライブラリを作成するサービスがあり、世界中のユーザーの要望に応え続けた結果、今では19万種類を超える部品ライブラリが提供されている（図4）。　JTAGテストでは、実装検査用のテストアプリケーションが半日～1日程で準備できるため、ファンクションテストと比較して劇的に準備工数を削減することができる。基板上のバウンダリスキャン対応デバイスに接続されている様々な周辺回路を動かせるため、検査範囲を大きく拡大することができる。　JTAGテスト開発統合環境「JTAG ProVision」では、次のテストアプリケーションが自動生成される（図5）。①インフラストラクチャ テスト　JTAGテストに対応したデバイス（CPU、FPGA、DSPなど）のIDコードと命令レジスタを読み、5 本のJTAG信号が正常にデバイスに接続されているかを確認するテストである。このテストでは、実装されているデバイスが正しいか、誤った型番やバージョンが混入されていないかも確認することができる。②インターコネクト テスト　JTAGテストに対応したデバイス間の結線テストである。アンドールシステムサポート（株）図4　JTAG ProVisionの部品ライブラリ図5　自動生成されるJTAGテストアプリケーション図3　JTAGテストのイメージDDR基板TDITDOTMSTCKJTAG TAPJTAG検査ツールコネクタ/ フィクスチャMCU FPGA DDRロジックJTAGロジックJTAGメモリスキャン・セル= ICピンJTAG制御ロジック内部ロジック端子処理回路検査対象5本のJTAG信号で基板全体を検査する検査対象