ブックタイトル実装技術7月号2016年特別編集版

概要

実装技術7月号2016年特別編集版

13信号の高速化とそれに対応するシミュレーション ― 検証技術のトレンド ―設計・解析・シミュレーション　　　パターンマッチングを利用した　　　高速化　DDBメモリやプロセッサを含め、今日のICはBGAを多用している。BGAからのファンアウトは、レイアウト設計を効率化するために最大限同じパターンで引き出されることが一般的だが、この特徴を利用し、3次元でモデル化する必要のあるファンアウト部分のシミュレーションを同一の形状に対しては一度実行することで、計算時間を大幅に削減できる（図3）。もちろんこの工夫は、クロストークの解析にも応用できる。ある構造のクロストーク（S21など）を計算することにより、同じ構造をもつ部分のモデルを計算せずに用意することが可能となる。メンター・グラフィックスでは、ジオメトリ情報を使ってEMIやシグナルインテグリティ（SI）の基板検証を行うHyperLynx DRCのジオメトリエンジンをHyperLynx SIと統合することにより、この機能を実現している。たとえば、100 倍の高速化が実現できれば、10日かかっていたシミュレーションがわずか2時間で可能になる。これは、既存技術を利用した場合では事実上実現不可能だったことが可能になったのみならず、数多くの組み合わせを試して最適解を見つけるという設計手法が採れるようになったことを意味する。　　　ルールベースによる検証と　　　シミュレーションの連携　高速信号におけるSI解析は一般的になったものの、回路の8割以上にコンストレイント（制約条件）がつけられていることも珍しくなく、SI解析をすべての回路に対して実施することは大きな負担にもなっていた。そこで、回路すべてのSI解析を行う代わりに設計ルールを予め決めておき、ルールに違反していない限りはSI解析を省く方法も採られるようになってきている。もちろん、設計ルールを決める際には解析を繰り返して妥当な閾値の範囲を決める必要があるが、ジオメトリ情報での確認であれば、数千ものネットであっても分～時間の単位で全ネットの検査が可能になる。その上で、ルールに違反しているネットだけを集中的にSI解析することにより、解析エンジニアの時間を有効活用できる。HyperLynx DRCでは、バイオレーションレポートからそのままチャネルを自動的に抽出して3次元での電磁界解析を実施したり、SI解析による詳細解析を実施したりすることも可能だ（図4）。　　　連成シミュレーションの　　　利用　図1で示したとおり、1組の差動信号ペアの精度を維持するにはいくつかの領域を3次元で電磁界解析する必要がある。この例で考えると、ビアホール、コンデンサ実装領域、パッドが該当するが、特にビアホールはリファレンスしているグランドまたはパワープレーンを串ざす形で層を移動するため、必然的に特性インピーダンスが乱れる。この影響を最小限に抑メンター・グラフィックス・コーポレーション243図3　パターンマッチングによる同一ファンアウト形状の抽出図4　HyperLynx DRCによるルール違反高速検出