ブックタイトル実装技術7月号2015年特別編集版

概要

実装技術7月号2015年特別編集版

19IC-パッケージ-PCB協調設計における統合プラットフォーム型アプローチ設計・解析・シミュレーションで使用される。スマートフォンとタブレットとで異なる基板形状に同じプロセッサを実装する場合などがこれに該当する。機械的、熱的、電気的な要件はその形状ごとに異なり、各形状に対してコスト効果のもっとも高いパッケージを見極めるのは至難の業といえる（図1）。　たとえば、複数ベンダから提供されるメモリデバイスを異なるピンアウト構成を用いて1 つのプロセッサに繋ぐとどうなるだろうか。この場合、基板レベルで配線を確認しないとプロセッサパッケージのピンアウトを最適化できない。同じICでも最終顧客ごとに独自の要件があるため、いくつかのパッケージングオプションを提案しなければならないこともあるだろう。あるいは、パッケージ上でピン間隔を微調整することでPCB設計における配線を容易にし、結果的に配線レイヤ数を減らせる可能性もあるのではないか。　パッケージ上の配線パス探索は、Microsoftツールとホワイトボードを用いて議論しながら進めていくのが一般的である。しかしこうした方法は確立したルールがないため、人的ミスが起こりやすいだけでなく、膨大な繰り返し作業も発生する上、設計自動化の余地がほとんどない。　一部の企業では、Excelをベースにしたパッケージピンアウト（ボールアウト）ソリューションを構築することでプロセスの自動化を図ろうとしている。しかし、BGAのピンアウトのプランニングと最適化をこの手法で進めるのは、以下のような様々な側面から過去のものになりつつある。　?間隔が不規則なBGAのWYSIWYG表現　?ブレークアウト配線とエスケープ配線の視覚化　?インターコネクトの視覚化（ラッツネスト化）　?インターコネクトの混線の解消／分解　?ルールベースのピン割り当て　?クロスドメイン協調設計への対応が限定的　?レイアウト設計／解析関連ツールとの統合不足　?ダイナミックなピン調整　?回路図シンボルの自動生成　　　設計フロー　パッケージとピンアウトの最適化に欠かせないのは、インターコネクトのプランニングと最適化をクロスドメイン（複数領域横断型）で行うことだ。そのためには、ICのフロアプランとI/O要件、パッケージ基板の制約と変数、複数のPCBをモデル化できる統合プラットフォームが必要となる。使用する標準フォーマットは、ICデータはLEF/DEF形式、パッケージ基板データはExcelまたはAIF形式など分野によって異なるが、統合プラットフォームがあればエンジニアはシステム全体を俯瞰できる。　システムに関するすべてのデータを取り込んだら、包括的な接続性管理システムを用いて、ネーミング競合とパワー／グランドのショートをドメイン間で補正する。接続性管理システムは、すべての設計チームにとって使いやすく、あらゆる使用モデルをサポートする必要がある。つまり、チップ設計者が記述するHDL表現にも、PCB設計者が描く回路図面にも対応できなくてはならない。　最適化フローのなかでもっとも柔軟性を発揮できるのはパッケージピンアウトである。とはいえ、パッケージ内のすべてのピンを等しく扱うべきではない。差動ペアは分割できないし、信号電力比などの考慮条件もある。したがって、ピン最適化のアルゴリズムを制御し、導くためのルールエンジンが必要となる。単にピン間のインターコネクトさえ最適化すればいいというものではない。パッケージ基板設計者だけでなく、基板レイアウト設計者もエスケープ配線とブレークアウト配線も考慮しなければピンアウトは最適化できない（図2）。　最適なパッケージとピンアウトの判断には、IC-パッケージ-PCBを同時に評価できる機能が欠かせない。複数のデザインとシナリオを単一プロジェクトとして処理できる統合プラットフォームこそ、理想的といえるだろう。最終的には、ライブラリの自動化も重要となる。最終生産段階メンター・グラフィックス・コーポレーション図2　IC-パッケージ-PCBのピンアウトを最適化したブレークアウト配線の例3