ブックタイトル実装技術5月号20015年特別編集版

概要

実装技術5月号20015年特別編集版

これあれ塾前田真一の最新実装技術連 載第50回 電源ノイズとエンベデッドパッシブ1. 電源ノイズ　現在、ICや基板の設計でもっとも大きな課題は、電源です。　IC の集積度が上がり、高機能、高処理速度化が進むのに比例し、ICの消費電力が大きくなってきました。性能を向上させながら、消費電力を抑える事がIC設計の最大の課題となっています。　電源電圧を低くすることは、IC の消費電力を抑え、信号の高速化を計り、ノイズを抑えることにも、すべてに対して有効な方法です。このため、ICの電源電圧は定電圧かが進み、現在は1.0Vや0.8Vなどまで下がってきています。　メモリでもDDRメモリでは2.5Vであったものが、DDR2では1.8V、DDR3では1.5Vになり、最新のDDR4では1.2Vになっています。電源電圧が下がると、ICに供給する電源の品位も高いものが要求されます。　電源電圧が5Vや3.3Vの時は、電圧許容誤差範囲は±10％でした。5Vでは±500mVまで許されていたのです。　これが、1.8Vや1.5Vでは±5 ％と許容誤差が半分になり、1.0Vでは±3 ％とさらに厳しくなりました（表1）。電源電圧が30mV以上変動したら、LSIが正常動作しなくなるのです。　基板設計で、これだけ安定した定電圧をICに供給するような設計をすることは、相当に難易度が高い設計になります。特にIC 内部のトランジスタの多くがクロックに同期して同じタイミングでオン／オフするときにICに大きな電流が流れ、電源電圧が急激に低下する同時スイッチングノイズは大きなトラブルとなります。　電源回路は定電圧源で常に一定の電圧をICに供給しています。　IC内部のCMOS回路は信号がハイかロー状態の時は非常にインピーダンスが高く、ほとんど電流が流れませんが、ローからハイへ信号が変化（スイッチング）するときにはレシーバのトランジスタがもっている小さな容量（C）に電流が流れ込みます（図1）。容量は非常に小さいので、一つ一つでは流れる電流は小さいのですが、クロックに同期して多くのトランジスタが同時にスイッチングするので、IC全体では、急激に大きな電流が流れます（図2）。　定電圧電源は負荷の変化に応じて、供給する電流をコントロールし、常に負荷にかかる電圧を一定にします。　しかし、IC の内部回路が高速化し、負荷のインピーダンス変化が高速になると、電源回路からの電流変化が負荷の変化に追いつかなくなります。　負荷のインピーダンスが変化してから、電源の電流対応が届くまで、インピーダンスが低下して、それに対応した電流が増加するまでの間、電源電圧が低下します（図3）。これが同時スイッチング（SS）ノイズと呼ばれるノイ図1　CMOS 回路と消費電流図2　多くのドライバが同時にスイッチングする図3　電流の供給が遅れると電圧が降下する表1　DDRメモリの電源電圧と変動許容52