ブックタイトル実装技術12月号2014年特別編集版

概要

実装技術12月号2014年特別編集版

173次元実装への取り組み半導体実装4に伴い、最終ユーザーは材料メーカーや機器メーカーに対して、最終製品を睨んだ試作を実施したうえでの評価を要求するようになってきている。単独企業ですべての試作評価装置を導入しての研究開発は、資金的な対応からも厳しい状況となってきている。これらの企業への開発の場・設備機器を提供することも三次元半導体研究センターの役割のひとつとなっている。　最近では三次元半導体研究センターと福岡大学半導体実装研究所が連携し、RDL（redistribution layer）評価用キットや、小径Via用TEGの設計開発を実施中である6）。パターン細線化限界の可能性確認や小径ビアの検討を行い、機能性確認や種々デバイス向けの個別設計への展開を実施していく予定である。　　　福岡大学半導体実装研究所の　　　研究内容1. 部品内蔵基板の開発および評価　内蔵部品の接続には、はんだ接続、めっき接続、フリップチップ接続といった技術があるが7）、系統立てて部品内蔵特有の課題を明らかにした事例は少ない。また、用途により基板に要求される信頼性基準は異なっており、アプリケーション・信頼性区分と要求特性、対応技術という体系化も今後必要となってくると思われる。これらの信頼性基準の体系化は、試作開発の効率化に、また部品内蔵プリント配線板の一層の普及につながると考える。　福岡大学半導体実装研究所においては、信頼性基準の体系化や規格化への貢献も研究目的の一つとしている。　本項では、能動部品と受動部品を同時に内蔵した評価基板を作製して実施した信頼性評価結果8）の一部を紹介する。（1）試験基板　受動部品と能動部品を同時に内蔵した部品内蔵基板評価キット（SIPOS-EB01）の概要を、図1に示す。これはJPCA規格EB01に準拠して、信頼性試験を含む一連の評価を行うことを目的に作製されたものである。4 層構造で、L2 層の上にTEGチップとチップ抵抗がマウントされており、ビア接続でL1層と接続されて板厚は0.58mmである。ビアはレーザで穴あけした後、銅めっきで形成されている。SIPOS-EB01 のレイアウト（基板上面図）を図2 に示す。能動部品であるベアチップは、チップサイズが3mm× 3mmであり、パッドピッチ80μ mと100μ mの2種類を内蔵している。また、受動部品としてL1-L2 間に1005 タイプの100kΩ抵抗を内蔵した評価パターンの構成となっている。（2）信頼性評価試験　作製した評価キットSIPOS-EB01を用いて、温度サイクル（? 40 ℃～ 125℃）振動試験を実 施し、内蔵部品の抵抗値の測定を行った。装置は、恒温恒湿試験機（エスペック福岡大学半導体実装研究所図2　部品内蔵基板 SIPOS-EB01のレイアウト（基板上面図）図1　部品内蔵基板 SIPOS-EB01の概要