ブックタイトル実装技術10月号2014年特別編集版

概要

実装技術10月号2014年特別編集版

45が狭いほど駆動電流が小さくノイズの影響は大きい。図2右は酸化膜中のトラップに電子が存在すると、チャネルを流れる電流が強力にブロックされる様子を表す。●完全空乏型Silicon-on-Thin-BOX（SOTB）SRAMセル　における最低動作電圧（Vmin）の低減　＜発表者：東大生研、LEAF＞　完全空乏型（Fully Depleted）Si-on-Thin-BOX（SOTB）MOSFETは、バルクMOSFETに比べて閾値電圧（VTH）のばらつきが小さい。6T-SRAMを比較したところ、バルクMOSでは、VDD＝0.4Vで読み出し不良が大量にあり、SOTBではまったくなかった。Worst Vmin は、バルクSRAM が0.482Vで、SOTBは0.242Vであった。SOTB 構造により低電圧化が期待できる。●多結晶金属ゲートの結晶粒に起因する　FinFET特性ばらつきの解析　＜発表者：産総研＞　FinFETのゲート電極として10nm薄膜多結晶TiNの場合、仕事関数は主配向が（100）で4.6eV、他の（111）配向だと4.4eVと想定される。4.4eV のグレインの個数が多いと閾値電圧（Vth）が低下し、仕事関数の異なるグレインのゲート面内の配置によってもVthが変わることがわかった。●4端子ゲート抵抗法によるナノスケールバルク／　極薄膜BOX SOI MOSFET動作温度の評価　＜発表者：慶応大学理工、産総研ナノエレ研究部門、産総研　TIA 推進本部＞　SOI MOS は、BOX の熱伝導率が低いので放熱が悪く、自己加熱が心配される。BOX の温度上昇を測定した結果、厚さが6nm の極薄だとバルクに近い温度上昇になるが、BOX下の不純物濃度が高いと熱伝導が悪くなるので要注意である。3. トンネルFET　LSI の省電力化に、従来のMOSとは動作原理が異なるトンネルFETが提案されている。ソースとゲート間に電圧を掛けてこの間にトンネル電流を流すもので、図3 左のようにソースとゲートがオーバーラップされた構造などが用いられる。0.2 ～0.3V 程度の低電圧駆動が可能で超低電力回路が期待されているが、ドレイン電流がきわめて小さいのが欠点でこの改善が検討される。以下の2つの発表はトンネル電流を大きくする研究である。図3　FinFET型トンネルFETの構造図2　Nano Wire Tr.とWide Channel Tr.の酸化膜にトラップされた電子。右側の図は、チャネル内を流れる電流に対するトラップの影響を表す