ブックタイトル実装技術1月号2014年特別編集版

概要

実装技術1月号2014年特別編集版

62ら巨額な投資が必要な微細加工の必要がない。従来から使われているＡｒＦのステッパで十分に間に合い、DoublePatterning も必要ない。一方、CVD とエッチングは、従来の装置でも工夫すれば間に合うかもしれないが、多層連続膜付けや、多層膜エッチングなどはこれまでにないプロセスであるから、専用の特殊な装置が必要だろうと思われる。CMP なども特別な仕様の装置が必要かもしれないが、総合すると投資額はリソグラフィが簡単であるから、あまり大きくないと考えられる。　歩留まりの点では、仮にホールが25 億個とするとすべて合格するとは考えられないため、冗長回路を設けておき、不良ビットを合格ビットに置き換える方法が行われる。ただし、冗長回路をどの程度の割合で導入するかは、歩留まりに依って決まるが、やたらに多くすることもできない。　歩留まりがこれまでのプレーナ型に追いつくのは容易ではないと思われる。そこで、筆者のまったくのあてずっぽうではあるが、コスト推移について図14 のような経過を辿るのではないかと考えている。3. NANDフラッシュの今後　NAND フラッシュ・メモリのビット需要は、スマートフォンなどの携帯電話機やタブレット端末の二つだけで全体の50％を占め、ますます増えつつある。さらに中長期的にはサーバなどのインフラ側でもNANDフラッシュ・メモリの採用が進むと考えられる。したがって、10年ぐらいのレンジで考えれば総ビット数は桁違いの量が要求されると思われ、生産工場をいくら増やしても追いつかず、3D化などの技術革新で対応する必要がある。以前の東芝の発表では、2015 年に512G ビットの大容量品を実現するとしており、サムスンはTera bitを視野に入れた戦略を考えているようである。　また、ReRAMへ期待するという意見もある。3D-NANDフラッシュは、SiN に電荷を蓄えるメモリであるが、抵抗の変化を利用したReRAM を用いたフラッシュ・メモリなどが活発に検討されており、SiN型と置き換わる可能性がある。ReRAMについても、いずれ機会があれば本誌で取り上げたいと思う。　いずれにせよ、フラッシュ・メモリは、Giga bit時代からTera bit 時代へと大変革が起こると予想される。図14　Planer型と3D-NANDのコスト比較①歩留まりが向上せず、2017 年でもPlaner 型に追いつけない場合② 2016 年頃に追いつく場合③きわめて順調に量産が立ち上がった場合