ブックタイトル実装技術1月号2014年特別編集版
- ページ
- 36/50
このページは 実装技術1月号2014年特別編集版 の電子ブックに掲載されている36ページの概要です。
秒後に電子ブックの対象ページへ移動します。
「ブックを開く」ボタンをクリックすると今すぐブックを開きます。
このページは 実装技術1月号2014年特別編集版 の電子ブックに掲載されている36ページの概要です。
秒後に電子ブックの対象ページへ移動します。
「ブックを開く」ボタンをクリックすると今すぐブックを開きます。
実装技術1月号2014年特別編集版
58○ちょっと豆情報 フラッシュ・メモリの発明者として、舛岡富士雄氏(当時東芝、現東北大学)が知られているが、半導体エネルギー研究所の山﨑舜平氏が1970年に出願された特許がはるかに早く、「絶縁膜で囲まれたフローティング・ゲートを持つメモリ」となっているので、まさに現在のフラッシュである。舛岡氏がNANDフラッシュを発明されたのは1984年のことである。当時の不揮発性メモリは、フローティング・ゲートに電荷を貯める原理は現在と同じであったが、紫外線消去のEPROM(Erasable Programmable ReadOnly Memory)で、紫外線光が入るようにパッケージに窓が開いており、消去するのに30 秒もかかった。それを電気的に一括消去できるようにした訳で、一括消去が写真のフラッシュのようなので舛岡氏により「フラッシュ」と命名された。当時から、舛岡氏は「将来、フラッシュ・メモリは広く普及し、磁気ディスクを置き換えていく」と主張されていたのが、今や実現しつつある。2. 微細化の限界とSONOS構造 図3 で示した構造のNAND フラッシュは、FG構造のNV-MOS がびっしり並んでいるため、微細化により集積度を上げていくと、隣のビットとの間隔が狭くなってきてしまい、その結果、隣接するセル同士が電気的な干渉を起こし、セル・トランジスタの閾値電圧がシフトしたり、隣のビットの情報との混信が起こるようになる。このため、以前は、NANDフラッシュの微細化は50nmが限度で、それ以上は無理であるといわれていた。しかし、現在は20nm以下の製品も生産されており、15nm程度に微細化しても製品化可能と思われている。このように、限界といわれても、それを突破するのが半導体開発の常である、ということができるだろう。 そのため、FG構造ではない、まったく別の構造のSONOS構造のフラッシュが注目されている。SONOS は、Si-SiO2-SiN-SiO2-Poly-Si の略で、その構造は図6 に示すとおりである。Poly-SiでできたFGの代わりにSiNが用いられている。SiN は、Stoichiometry(化学量論的)は、Si3N4となるが、実際の膜はSi:N が3 対4 ではなく、9 対10 のように、Si rich になっている。このため、Si の4本ある結合手のうち、結合にあずかれない手、すなわちダングリング・ボンド(Dangling Bond=未結合手)が多数生じ、そこに電子がトラップ(Trap=捕獲)される。SiN中に電荷がトラップされているか否かがON-OFF の情報となる。SiN 構造のNV メモリは、FG 型より微細化が可能といわれている。3.NANDフラッシュ・メモリの積層膜による 立体化1. V-Channel これまでのNAND フラッシュは、Siウエハ上にMOSを形成するプレーナ型であったが、積層してMOS を積む巧妙な方法が、2007 年のVLSI Tech. IEEE において、(株)東芝がBiCS(Bit Cost Scalable)と呼ばれる新構造のNANDフラッシュ・メモリを発表した。これが本レポートの中心話題である。 その後、サムスンはTCAT(Terabit Cell Array Transistor)や、ハイニックスがSMArT(Stacked Memory ArrayTransistor)と名付けた同様のNAND フラッシュ・メモリを発表した。V-Channel(Vertical Channel =縦方向チャネル)と呼ばれる構造である。この構造は、これまでのNANDフラッシュはもちろんのこと、それ以外のMOSLSI とも大きく異なり、同じ建物でも平屋の我が家とスカイツリータワーほどの違いがある。以下に、ていねいに説明したいと思う。2. BiCSの構造 図7 に概略の構造を示す。Si 基板上に、SiO2 / Poly-Siの層を連続的に積層する。積層数は、最近のサムスンの発表では24層となっているが、さらに多い方がビット数が多くなる。平板状のPoly-Si は、NV-MOS のコントロール電極になり、SiO2はその間の絶縁物となる。その積層膜の上から下までホール(Hole =孔)をエッチングする。ホールの開口寸法は50nm程度と思われ、深さとの比(AspectRatio)は、50 程度になっていると推定している。次に、ホールの中に、図8 のようにSONOS 構造を形成する。SiN 膜は、先に述べたSONOS 構造の電荷をトラップする膜となり、SiO2 膜は、トンネル電流が流れるように10nm図6 SONOS構造のフラッシュ・メモリチャネルからトラップの多いSiN 膜へ、薄いSiO2 膜をトンネル電流となって、電子が注入される