ブックタイトル実装技術1月号2014年特別編集版

概要

実装技術1月号2014年特別編集版

573.フラッシュ・メモリ　フラッシュ・メモリは、現在、おもに用いられている構造は図3 のようなフローティング・ゲート（Floating Gate＝浮遊ゲート、以下、FG）型である。通常のMOS のゲート電極とSi基板（チャンネル）との間に、どこにも繋がっていないFGがあり、このFGに電荷を貯めると、周りがSiO2の絶縁物なので電荷が逃げる心配がない。電源を切ってもメモリが消えないので、不揮発性メモリと呼ばれている（NonVolatile ＝以下、NV）。FG に電荷を貯める方法は、Si 基板とFGの間は非常に薄いSiO2膜（数nm以下）なので、高電圧を掛けてトンネル効果で電子を移動させる。電荷を引き抜く時も同様である。絶縁物なのに電流が流れるのは不思議であるが、ファウラー・ノルドハイム・トンネリング（Fowler-Nordheim Tunneling) と呼ばれる量子トンネル効果を利用しているからである。　フラッシュ・メモリには、NOR 型とNAND型があるが、本稿では省略する。NOR とNAND の言葉自体についてご存じない方は、ぜひデジタル回路の基礎を勉強していただきたい。2.NANDフラッシュ・メモリ1. NANDフラッシュの構造と特徴　まず、NANDフラッシュのビット構成を図4に示す。ワード線が隣接するMOS でソースとドレインを共有され、長く繋がっている。この繋がりはString（ストリング）と呼ばれており、数十個のMOS からなっている。動作については図5に示す。ビット線を選択するには、まず、同図の選択線に繋がっているMOSをONにする。ついで、FGをもっているNV-MOS のうち、2 ～N までのゲートに電圧を加えてONにする。このON状態を太線で表したのが図5である。この状態はMOS1 がアクセスされたことを意味しており、書き込みや読み出しを行うことができる。次に、MOS2にアクセスするためには、MOS2以外のすべてのMOSをON 状態にすればいいわけである。このように、順次送っていけば、すべてのMOS にアクセスすることができる。　ここで、図5の回路図をよく眺めていただきたい。通常、MOS はソース、ドレイン、ゲートの3 つの端子が出ているが、このNANDフラッシュの回路では、ソースとドレインが全MOSに共通で、それぞれのMOSにはFG のみの電極が繋がっている。したがって、1ビットに1配線ですむので、構造がきわめて簡単なものになり、集積度を上げるには理想的な構造である。微細化が進むとDRAMよりも集積度が上がり、今や集積度ではナンバーワンのメモリとなっている。さらに、FG に蓄えた電荷量は「有、無」の２値ではなく、「多い、少ない、ゼロ」のように、多値の情報を記憶することができる。これにより、1個のMOSを2ビットとして働かせれば、集積度が2倍に増えたことになる。これをML（Multi Level）と呼ぶ。このような努力により、最近は1 枚のチップで128Gbit（Giga bit、1280 億ビット）という高集積度の製品が生産されている。図4　NAND型フラッシュ・メモリの回路図図3　FG（フローティングゲート）型フラッシュメモリ図5　NANDフラッシュの動作