ブックタイトル実装技術１２月号2013年特別編集版

概要

実装技術１２月号2013年特別編集版

21TSVによる3Dと2.5D実装の動向半導体実装長野実装フォーラム5バスを使って273GB/sという超高バンド幅を実現する。基本的構造は図4 と同じであるが、高速化などの必要に応じて図6（a）のように積層メモリの下部にロジックチップが付けられる。（4）マイクロンHMC：HMC（Hybrid Memory Cube）は図6（b）のように、TSV付きのメモリとロジックのスタックで構成し、プロセッサを有機基板上に集積して16bitで10Gb/s/ピンの高速リンクで接続し、128GB/sのバンド幅を実現する。4チップ中に64のスライスをもち、ロジックチップで並列動作とチップリペア機能を実現する進化したメモリシステムである。インタポーザは使わないが、2.5Dまたは次に述べる2.1Dとよく似ている構造になっている。しかし有機基板にはTSVはなく、また微細配線パターンも使わないので、2.5Dとも2.1Dとも呼ばない。従って、HMCは1 個の半導体デバイスではなく別々のパッケージした半導体チップをユーザーが基板上に実装することも可能であり、将来の重要なメモリシステムになると思われる。　　　2.1Dデバイスは実現するか　上述の2.5Dはシリコンインタポーザを使うため、当然であるがコストアップになる。インタポーザを使う理由は、3D時代のマイクロバンプやTSVに対応する微細配線と、シリコンチップと同じ熱膨張係数をもっているので熱的信頼性を確保できるためである。もし有機基板がこの条件を満たしてシリコンチップが直接基板にボンデイングできれば、インタポーザレス構造が可能になる。これを2.1Dとよぶ。この0.1Dには特別の意味はないが、3D時代の基板に対する要求を満たし、従来の2 次元とは異なるという理由で2.1Dと呼ばれる。2.1D基板は数μm幅の微細配線が可能で、さらに配線と基板の接着強度、配線の高周波特性、シリコンに近い熱膨張係数などが要求されるが、大きく期待されるので材料メーカー各社が開発に注力している。　2.1D用有機材料も数種類が検討され、シクロオレフイン、ポリイミドなどが報告されている。L/S（配線幅/間隔）は4-8μ m、熱膨張係数は5ppm（x方向）程度が報告されている。図7に、その数例を示す3）,4）,5）。新しい材料はやはりコストが高くなりそうであるが、どこまで特性とコストのバランスがとれるかが問題であろう。有機材料ではなく高周波特性のよいガラス基板を使う可能性も考えられる。ガラスに微細なビアを高速であける技術が重要であり、レーザ、エッチング、放電加工などが検討されていて、ガラスメーカーが積極的に取り組んでいる。＜参考文献＞1）D.Wook, Qualcomm, 2013 ECTC, p772）Banijamali, Xilinx, 2011ECTC, p2853）K.Ikeda, Hitachi Chemical, Internepcon 2013, PWB-74）J.Dang, Kyocera, MEPTEK 2012, No.95）Y.Tateishi, Zeon, IMPAS 2012, p991図6　次世代のメモリシステム、HBMとHMC 図7　有機基板上の微細配線例とL/S