ブックタイトル実装技術１２月号2013年特別編集版

概要

実装技術１２月号2013年特別編集版

18半導体実装12　　　TSV製作技術の進展　　シリコン貫通電極（TSV）を使った3次元実装（3D）の実装技術は、数年間の活発な研究開発によって、いくつかの問題点は残ってはいるがほぼ完成に近づいたといってもよい。ビアの製作プロセスとしては半導体のウエハプロセス中で配線工程（BEOL）中にビアを作るビアミドルプロセスと、チップの完成後パッケージ前にビアを作るビアラストが標準として確認されている。ビアはボッシュプロセスによるイオンエッチングで作られ、ビアのサイズは径5μ m、深さは50 μ mが標準的になり、充填にはCuの電解めっき、接続用のマイクロバンプはCu-Snで、バンプピッチは40-50 μ mまで微細化し、バンプ径は20 μ m前後が一般化してきた。　TSV作成とチップボンデイングに関わるその他の技術、すなわちウエハ裏面薄化、めっき後の表面CMP、裏面ビアの頭出し（bump reveal）、薄ウエハのサポートとその取り外し（support debonding）なども検討が進んでいる。従来フリップチップで使われた信頼性向上のための有機樹脂によるアンダーフィルは、積層チップ間への注入が難しいこともありボンデイング前にウエハ面に樹脂を貼り、Bステージ化してダイシングする方法がインタチップフィル（ICF）技術として開発されている。TSVチップの実用化が遅れている理由として、TSVの作成コストが高いことが指摘されているので、ビアの充填材料にナプラの微細粉体合金の充填法、無電解めっきの応用、Alchimerのelectrogafting、樹脂充填法などが検討されているが、まだ主流にはなっていない。　　　TSVと半導体サプライチェーン　ここ数年、世界の半導体のサプライチェーン、すなわち、誰がどこで半導体を作るかという分担構造が大きく変わりはじめ、TSVデバイスもこの流れのなかで検討されている。図1 にその概要を示すが、同図（a）は従来の半導体メーカーでの一貫工程で、いわゆる前工程と後工程から構成され、前工程（ウエハプロセス）にはFEOL（素子作成）とBEOL（配線作成）があり、後工程はダイシング、ボンデイング、パッケージングを受け持っていた。（b）は3Dデバイスで考えられる工程の分担で、3DデバイスのTSV作成をMEOL（MiddleEnd of Line）と呼ぶことが多くなってきた。　ウエハプロセスは専門のファウンドリー（TSMC、UMC、Globalfoundriesなど）で行なわれ、TSVのビアミドルプロセスも行うが同時にビアビアラストも開発している。実装プロセスの専門はOSAT（OutsourcedAssembly and Test）と呼ばれ、Amkor、STATSChipPAC、ASEなどの会社があり、主としてビアラストプロセスを扱うと考えられる。この他に、後述する2.5D構造用のインタポーザがあるが、シリコンインタポーザは技術的にも障壁が低く設備投資も少ないため、製造設備、有機材料、金属、ガラス、めっきメーカーなどの参入が始まっている。結果的に3D、2.5Dデバイスのサプライチェーンは図のような複TSVによる3Dと2.5D実装の動向長野実装フォーラム / 傳田　精一図1　3D時代の半導体サプライチェーン