ブックタイトル実装技術１２月号2013年特別編集版

概要

実装技術１２月号2013年特別編集版

14半導体実装12　　　はじめに　ユビキタス社会に向けて、小型・軽量携帯端末による大容量・高速通信技術の開発が急速に進められており、さらなる進化を遂げるには高周波技術と高速無線伝送技術、多機能端末機器の小型・薄型化がキーテクノロジになることは明確である。　今後の携帯端末機器のニーズを満足させるシーズ技術として3D高密度実装・基板技術が大変重要なポイントであり、各社が必死に差別化すべくしのぎを削っている。また、回路規模が急速に大型化し、基板に搭載される部品数は膨大な量になっていくことが予想される。多層基板や狭ピッチの実装によって、限られた面積に詰め込んできたが、早々に限界がおとずれると考えられる。これらを実現する一つの手段として、回路基板へ表面実装されている種々の能動素子・受動素子を積層基板へ内蔵・3D集積化していくエンベッディドアクティブ技術がクローズアップされつつある。　このエンベッディドアクティブ技術のテクノロジが、当社のSESUB（Semiconductor Embedded Substrate 以下、SESUB）である。本稿では、具体的な製品採用例を示しながら、同技術を紹介する。　　　当社のIC内蔵基板のSESUBとは1. SESUBの工法　SESUBは、ビルドアップ工法のプリント基板製造と同様に、1層ごとに配線のパターンを形成し積層した4層基板である。現在、最小線幅40 μ mの微細パターンを形成するために、めっき、露光、エッチングの製造工程はクリーンルームで製造している。　SESUBの工法としては、2層目を積層したところで、Wafer加工工程で加工された内蔵用のベアIC（50μ m程度の厚み）をマウントする。このとき、搭載ベアICと、3層目の配線とのずれが生じないように高精度に搭載できる設備でIC搭載工程をカバーしている。IC搭載後、さらに配線層を2層積み上げてトータル4層のIC内蔵のSESUBが完成する。　当社では長年、インダクタやHDD用のヘッドを製造しており、そこで培われた微細加工技術がこのSESUBの製造プロセスにも活かされている。また、受動部品のコンデンサやインダクタを開発・製造しており、お客様のご要望にあった高密度回路をいち早く実現することが可能である。　そして、前述したように、SESUBを使用したモジュールは電子機器の小型化や高性能化に大きく貢献するものである。2.SESUBのメリット　図1 に、SESUBの断面図を示す。通常、ICの厚みは300～700 μ m程度あるが、ICを50 μ m程度の厚みまで薄化して基板内蔵することで、トータル基板の厚みを300μ mにすることを実現している。　図2 は、従来のディスクリートを用いて表面実装した2DソリューションからSESUBに部品を実装した3Dソリューション展開した具体例である。この例では、2個のICを基IC内蔵基板（SESUB）と3D実装における今後の展望TDK（株） / 土門　孝彰、 八木沼　一郎、 可知　秀樹図1　SESUB断面図図2　小型化、低背化