実装技術4月号2013年特別編集版 page 38/50

このページは 実装技術4月号2013年特別編集版 の電子ブックに掲載されている38ページの概要です。
秒後に電子ブックの対象ページへ移動します。
「電子ブックを開く」をクリックすると今すぐ対象ページへ移動します。

概要：
52　高速信号の伝送も同じです。たとえば複数のメモリチップをコントローラの上に積層した場合、TSVを使用すれば、コントローラと各メモリチップは最短で結ばれ、少ない電流で歪みのないデータ伝送が実現できます（....

52　高速信号の伝送も同じです。たとえば複数のメモリチップをコントローラの上に積層した場合、TSVを使用すれば、コントローラと各メモリチップは最短で結ばれ、少ない電流で歪みのないデータ伝送が実現できます（図9）。　しかし、同じ積層でもワイヤボンディング接続では、細くて長い配線を介し、各チップが結ばれます。しかもワイヤは伝送線路としてみても、インピーダンスの制御が困難です（図10）。長く不安定な伝送線路で信号を伝えるためには、電流を多く流し、終端で波形を整える必要があります。　大電力を使って、品質の悪い信号を伝達します。　たとえば、韓国Hynix Semiconductor社はDDR3メモリチップを8層積層した場合、TSVではワイヤボンディングに比べ動作速度の50％向上、消費電を40％削減が達成できたと2011年3月に発表しました（図11）。3.TSVの実用化　まだ、学会発表や試作段階のTSVではありますが、TSVがまったく市場に出ていないかというと、そうではありません。　東芝やソニーでは、CMOSイメージセンサと論理ICをTSV接続した商品を量産しています（図12）。　また、FPGAではAltera 社とXilinx 社がTVSを使った2.5次元実装が製品化しています（図13、図14）。　IBM社とMicron Technology社がHMC（Hybrid Memory Cube）（ 図15）を発表し、現在はSamsung 社やHP 社、ARM 社などとコンソーシアムを作成しています。　このように一部は実用化されてきたTSVですが、まだメインストリーム製品への本格的な商品化はされていません。　今年1 月のネプコンセミナーでIntel 社と米Qualcomm社は講演においてTSVを使ったチップの3 次元実装が2015?2016 年に実用化される、としていました。　このスケジュールだと、今年、2013年から来年前半にかけてはTVSは各社、量産と検査、評価技術が確立される時期にあたります。　米国各社は、このような技術のめどが立っていることに基づき、2015?2016 年に実用化を発表していると思われます。4.TSVの技術発表動向　アメリカでは1990 年頃にシリコンインタポーザ使ったマルチ・チップ・モジュール（MCM-D）が多く現れました。これは現在の2.5 次元実装です。　MCM 自身は1960 年代、IBM System360でセラミック基板に複数の部品を実装し、モジュールとして基板上に実装したものが初め（図16）で、その後、高周波回路などに前田真一の最新実装技術 あれこれ塾図12　TSVを使ったイメージセンサカメラモジュールの構造イメージ（岩手東芝エレクトロニクス　http://www.toshiba-iwashiba.co.jp/product/cscm.htm#TSV )図14　Altera 社の2.5次元実装FPGA図13　Xilinx 社の2.5 次元実装FPGA 図15　HMC（Hybrid Memory Cube）図10　ボンディングワイヤのインピーダンス制御（写真はSPT社資料より、コメントは筆者）図9　TSVは配線を短くする図11　Hynix 社の8 層積層メモリ（Server Memory Forum 2012）