実装技術1月号2013年特別編集版 page 39/62

このページは 実装技術1月号2013年特別編集版 の電子ブックに掲載されている39ページの概要です。
秒後に電子ブックの対象ページへ移動します。
「電子ブックを開く」をクリックすると今すぐ対象ページへ移動します。

概要：
45ての部門が恩恵を受けることができる。　全部門が共通で使用できる検査装置には、テストの容易性とテストカバレッジの改善、持ち運びの容易性が求められる。製品基板に実装されている主要部品であるマイコン、FPGA....

45ての部門が恩恵を受けることができる。　全部門が共通で使用できる検査装置には、テストの容易性とテストカバレッジの改善、持ち運びの容易性が求められる。製品基板に実装されている主要部品であるマイコン、FPGA、PLD、DSP、プロセッサ、チップセットは、すでにJTAGテストを実施するためのバウンダリスキャンのロジックが内蔵されているため、図1のように、ほとんどの被検査基板はJTAGテストを適用できる環境が整っているといえる。●国際規格の基板検査手法 JTAGテスト　このテストの仕組みは、1990 年に現在のBGA 基板を検査する目的として、IEEE1149.1 としてJTAG テスト（バウンダリスキャン方式）が国際的に規格化された。JTAGテストでは基板上の主要部品をPCから制御して、通電試験・オンボードプログラミングを実施できる。特別に複雑な回路は必要なく、JTAGの4本の信号（もしくは5 本の信号）のみで基板全体を検査できる容易性と広いテストカバレッジが特徴である。JTAG テストは、製品基板上のデバイス内部のバウンダリ・スキャンセルをプローブとして使うテスト手法であり、物理的なプロービングができないBGA 部品も検査できる。　JTAG テストは、製品のプロトタイプ段階から基板検査を実施する環境が整うため、設計者にとっては基板のデバッグ期間の短縮と故障解析の負担を低減できる。また、製造・検査の現場では、検査設備のコストの削減と検査時間の短縮、さらに製品の品質を向上できる。　以降の章に、生産現場と開発現場で起きている基板検査の問題点と改善策を検討するためのヒントを紹介する。3.ヒント②　ICパッケージの遍歴と　　　　　　検査容易化設計DFT　IC パッケージは、図2 のとおり、高密度化とピン数の増加が進んでいる。1980年代のエレクトロニクス業界では、現在の企業が抱えている検査の問題を予測し、JETAG（Joint European Test ActionGroup）という団体が発足した。1990年には多くの企業が賛同して、JTAG テスト（バウンダリスキャン方式）を『IEEEStd1149.1 TAPand Boundary-Scan Architecture』として標準化した。エレクトロニクス業界による強力なテスト技術の標準化には、他のテスト手法の多くの欠点を克服する目的があった。●重要となったテスト容易化設計DFT　IC の発展により、テスト容易化設計DFT（Design ForTest）は、製品を検査する段階におけるターゲット機能の制御性と観測性を向上するために重要性が増してきている。当初、検証は設計を検証するためのデバッグと製造上の不具合の検出を混同していた。設計の複雑さが増しても、それらを分離して取り組めばこれらのタスクはより扱いやすくなる。必要なことは設計のデバッグより前に、プロトタイプの製造不良を検出してクリアする方法である。製品の複雑さが増すので、量産時の早期段階で不具合を検出して修理することが重要となる。そのため、多くの工場ではいくつかのステップに分けて、複数のテスト手法を使用している。　多くのテスト手法は、一般的に図3に示される製造工程図2　ICの高集積化とJTAGテストの誕生図3　製造現場における検査フローと検出できる欠陥と不良