実装技術10月号2012年特別編集版 page 26/48

このページは 実装技術10月号2012年特別編集版 の電子ブックに掲載されている26ページの概要です。
秒後に電子ブックの対象ページへ移動します。
「電子ブックを開く」をクリックすると今すぐ対象ページへ移動します。

概要：
24電子部品技術ルネサスの高耐圧パワーデバイスの取り組み1　ルネサスエレクトロニクス（株）では、数十Vから1800Vまでの幅広い耐圧のパワーデバイスを開発・製品化しており、本稿では特に、150V以上の高耐圧パワー....

24電子部品技術ルネサスの高耐圧パワーデバイスの取り組み1　ルネサスエレクトロニクス（株）では、数十Vから1800Vまでの幅広い耐圧のパワーデバイスを開発・製品化しており、本稿では特に、150V以上の高耐圧パワーデバイスについて、その最新の取り組み状況をご紹介させていただく。　　　スーパージャンクション　　　MOS-FET（SJ-MOS-FET）　これまで、400V クラス以上の高耐圧に対応したスイッチングデバイスとしてはIGBT（InsulatedGate Bipolar Transistor）が一般的に利用されてきたが、近年、待機電力削減や電力変換効率の改善による省電力化のニーズの高まりとともに、PDPやLCDなどの薄型TV、通信基地局、太陽光発電などの電源回路において高効率のパワーMOS-FET が求められている。　また、今後、中国、アジア市場でのインバータ家電の急速な普及が予測され、高耐圧で高効率なMOS-FETの利便性は益々高まると考えられている。ところが、プレーナ構造と呼ばれる従来のパワーMOS-FETでは、オン抵抗とデバイスの耐圧はトレードオフの関係にあり、高効率のためにオン抵抗を下げようとすると高耐圧化に限界が生じてしまう課題があった。この問題を解決するため、最近ではN型基板上のドリフト層に不純物濃度の低いN型領域とP型領域を交互にカラム状に形成することで、耐圧を維持しつつオン抵抗を下げることができるスーパージャンクション（Super Junction。以下、SJ）構造を採用したパワーMOS-FETが主流となりつつある。　現在のSJ 構造のパワーMOS-FET の多くは、多段エピタキシャル成長方式によって製造されている。同方式は、N 型基板にエピタキシャル成長によるN 型領域と不純物導入によるP型領域からなる層を繰り返し形成することで、高耐圧に必要となる層厚まで積み上げていく手法である。しかし、同方式はエピタキシャル成長のスループットが低く、製造工程が複雑であるため、生産性の向上や低コスト化が困難であるといった課題があった。　そこで、当社は多段エピタキシャル成長方式の課題を克服する手法として、深溝トレンチ方式によってSJ 構造を実現し、高精度かつ高スループットの製造技術によって超低オン抵抗の600VパワーMOSFETを製品化することに成功した。深溝トレンチ方式は、不純物濃度の低いN型層に溝をエッチングによって掘り込み、P型領域を形成する手法である。この方式により、カラムの微細化によってオン抵抗の性能改善が可能になり、スループットが高まることで生産性が向上し、さらなるコスト低減が見込めるようになった（図1）。ルネサス エレクトロニクス（株）/ 遊佐　和幸図1　SJ構造の製造方式の違いN＋基板N＋基板● N＋基板にN型Epi　とP 型インフラを多　段で積上げる方式　↓7 μ m　↑●各社7μｍ /回の繰　り返しで高耐圧化●工程が複雑で低コス　ト化し難い深溝トレンチ● N 型層に深溝トレン　チでP 型層を形成●工程が非常にシンプ　ル●スループット向上に　より、コスト低減が　見込める多段エピタキシャル成長方式深溝トレンチ方式