実装技術7月号2012年特別編集版 page 18/38

このページは 実装技術7月号2012年特別編集版 の電子ブックに掲載されている18ページの概要です。
秒後に電子ブックの対象ページへ移動します。
「電子ブックを開く」をクリックすると今すぐ対象ページへ移動します。

概要：
204　図8 の例では、接続テストで検出された二つのネットの短絡が視覚的に特定されている。このレイアウトを見れば、DDR メモリ上の4 個所のパッドがもっとも欠陥の可能性が高いことを容易に判断できる。なぜなら、....

204　図8 の例では、接続テストで検出された二つのネットの短絡が視覚的に特定されている。このレイアウトを見れば、DDR メモリ上の4 個所のパッドがもっとも欠陥の可能性が高いことを容易に判断できる。なぜなら、同図右上のBGAデバイス部分では、これらネットのピンが隣り合っていないので可能性は低いからである。そして実際に、基板上において4 個所を先に調べることで、IC31 のはんだ不良に問題があることが直ちに判明したのである。　　　顧客事例　「BGA デバイス実装個所などは、機能テストだけではテストが十分に網羅されない。ニューヨーク地下鉄車両に搭載される車両用モニタシステム（Monitoring and Diagnostics System） にXJTAG のバウンダリスキャンテスタを活用することで、よりよいテストのカバレッジを少ないコストで得ることができている」　（コイト電工（株）鉄道技術部　登立氏）　「XJTAG によりテスト開発の工数が飛躍的に削減できて、ハードウエアができあがってくる前に効率の良いテストを用意できている。そしてXJTAGによるテストは、最新基板の電源動作確認後、直ちに行えるようになり、製造上の大部分の欠陥に対して、通常10 分程度でテストをできるようになった」（ イマジネーションテクノロジーズ社　GrahamDeacon 氏）JTAGバウンダリスキャンテストの革新的ソフトウエア技術 JTAGバウンダリスキャンテストの革新的ソフトウエア技術設計・解析・シミュレーションXJTAG 社、富士設備工業( 株)図8　レイアウトビューアによるエラー個所の視覚化