実装技術２月号2012年試読 page 25/26

このページは 実装技術２月号2012年試読 の電子ブックに掲載されている25ページの概要です。
秒後に電子ブックの対象ページへ移動します。
「電子ブックを開く」をクリックすると今すぐ対象ページへ移動します。

概要：
49計手法が重要となってきています。2. コンカレント　 エンジニアリング　一般にASIC の開発には基板の開発に比べ、けた違いに多くのコストと時間が掛かります。　製品開発期間を短縮すると同時に設計品質を向上さ....

49計手法が重要となってきています。2. コンカレント　 エンジニアリング　一般にASIC の開発には基板の開発に比べ、けた違いに多くのコストと時間が掛かります。　製品開発期間を短縮すると同時に設計品質を向上させるため、ASICチップの設計に目処が立った時点で、ICパッケージと基板の設計を開始します。　このようにチップとパッケージ、基板（システム）を同時並行で開発して行く手法をコンカレントエンジニアリングと呼びます（図8）。　コンカレントエンジニアリングで重要なことは設計の早い段階から、お互いの情報を共有し、おのおのが調整しあって最適設計をすることにあります。　このようにチップとパッケージ、基板（システム）、機構など異なる設計が情報をやり取りし協調して、最適設計を行うことを協調設計と呼びます（図9）。　協調設計でお互いにやり取りする重要な情報の一つとして、ASIC の消費電力情報があります。　ASIC の消費電力はチップの発熱量の基本データで熱設計にはなくてはならないものです。協調設計ではASICの発熱量を基にパッケージ、基板、機構の熱設計を協調して行い、システム全体の合理的な熱設計がおこなえます。　ASIC の消費電力はASICに電力を供給する電源回路の設計にも必要不可欠な情報です。大電力を消費し、SSOノイズも大きなASICに対しては、基板上でASIC 専用の電源回路を用意するようになっています（図10）。　この電源供給回路は、ASIC の消費電力が分かれば最適設計ができますが、消費電力が不正確な場合、安全性を見込んで過大な供給電力回路を設計しなければなりません。　電源容量の大きな電源回路は、部品が大容量となり、大型化、高コスト化の原因になります。また、電源回路は100％の効率を持っているわけではないので、大容量化すると、電源回路自体の消費電力と発熱が増大します（図11）。　逆に電源回路の容量が小さいと、容量不足のためSSOノイズが増大したり、過負荷による発熱や寿命の低下を招いたりします。　消費電力の変化量と、変化速度を知ることはSSOノイズ対策にとって、重要な情報です。この情報を使うことによりバイパスコンデンサの容量や配置の最適設計ができます。また、この情報から、前田真一の最新実装技術 あれこれ塾精度の高いSSOノイズの解析が行えます。また電源電圧の変動は大きなEMI放射の原因となります。　EMI 対策からも、ASIC の消費電力変化を把握して、電源電圧の安定化を図ることは重要です。3. 消費電力の把握　IC の消費電力を低減することは非常に重要なテーマで、多くの努力が進められています。EDAツールもIC の消費電力を低減させる設計を行うための機能を次々とサポートしてきています。また、協調設計のためにIC の消費電力を定義する方法としては、Spiceシミュレータで使われる電流モデルと呼ばれる方法が良いだろうということで、認識されています（図12）。　しかしこの正確なIC の消費電力を把握してこのモデルを作成する手法やツールに関してはいくつかの提案はあるのですが、なかなかこれといった最適解がいまだに示されていません。図11　電源の変換効率図10　基板上電源回路図12　Dieの電流モデル■マエダ　シンイチKEI Systems、( 株) 日本サーキット。日米で、高速システムの開発/解析コンサルティングを手がける。