実装技術１月号2012年試読 page 24/24

このページは 実装技術１月号2012年試読 の電子ブックに掲載されている24ページの概要です。
秒後に電子ブックの対象ページへ移動します。
「電子ブックを開く」をクリックすると今すぐ対象ページへ移動します。

概要：
61■マエダ　シンイチKEI Systems、( 株) 日本サーキット。日米で、高速システムの開発/ 解析コンサルティングを手がける。　マルチコアCPU はシングルコアCPUに比べると、省電力設計が比較的簡単にできます。データ....

61■マエダ　シンイチKEI Systems、( 株) 日本サーキット。日米で、高速システムの開発/ 解析コンサルティングを手がける。　マルチコアCPU はシングルコアCPUに比べると、省電力設計が比較的簡単にできます。データ処理が多い場合にはすべてのコアを使って最大パフォーマンスで処理を行いますが、データの処理量に応じて、動作させるコアの数を減らすことにより、消費電力を低減することができます。さらに動作しないコアに対しては、クロック速度を下げたり、供給電圧を低下させたりして、より一層の電力低下が図れます。　マルチコアCPUでは複数の全く同じコアが一つのICチップにレイアウトされており、各コア間にはコア間でデータや情報の通信を行うための配線が行われています（図8）。このコア間通信の回路を工夫すれば動作していないコアの電源を落としてしまうことも可能です（図9）。　携帯電子機器では、動作時の低消費電力低減も重要ですが、待機時のバッテリの持ち時間が重要な要素となります。CPU ベンダによって異なる低消費電力対策のアプローチも、いろいろな独自の手法が考えられています。　たとえば、電力消費が大きく、高速処理できるMPUと処理能力は劣るが、消費電力が小さなMPU のマルチコアチップを使い、処理量に応じてコアを使い分ける技術を開発しているCPU ベンダもあります（図10）。　このようにすると単純に同じコアを複数搭載したマルチコアCPUより、効率的に負荷にあわせた消費電力制御が可能となります。　このようにメモリやCPU の省力設計は具体的なアプローチが出てきました。ここ数年で、携帯機起用のMPUやメモリの消費電力は、たぶん性能向上による消費電力増大よりも大きくなると期待されています。　しかし、現在の電子機器、特にモバイル電子機器では、特に汎用のCPUなどはあまり使われてはいません。消費電力の低減と部品の小型化を目的に、大部分の機器では、CPUだけではなくインタフェイスや周辺回路や部品を1チップ化した高機能ASIC（システムIC）が使われています。たとえば、ARMと呼ばれるCPUは単体のCPUチップとしての商品化はなく、IPとしてASICに組み込んで使う組み込み用CPUとして使われています。そもそも、ARMコンピュータははじめから組み込み用として開発されています。このほか、86系のコアやMIPSと呼ばれるCPUなど多く前田真一の最新実装技術 あれこれ塾のMPUがIPとして組み込み用に用意されています。　ここでこれらのCPUやメモリ、その他の回路ブロックを組み込んだシステムICと呼ばれるASICの消費電力が問題となります。システムICではARMを始めとするMPUやDDRメモリやSDRAMなどを接続するメモリインターフェイス、PCI Expressやビデオインターフェイスを始めとして、多くの機能回路ブロックをIPと呼ばれるブロックを組み合わせて1チップ化されています。いわゆるSoC (System on Chip) です。このIPと呼ばれるIC の回路ブロックは多くの設計会社が設計し、流通しています。システムIC ベンダはこれらのIPを組み合わせて1つのシステムICにまとめ上げます（図11）。　特に携帯機器では、部品点数を減らして、機器を小型化すると同時に消費電力を減らすためにASICを使い回路の大部分を１チップ化しています。　このASIC の消費電力を減らすことが機器の低消費電力化への最大のテーマになっています。　システムICは多くの異なる会社がおのおの、独自の設計をしたIPが組み合わされて一つのLSIを作り上げています。各IPはおのおのの会社がそれぞれに、省電力設計をしてはいるでしょう。しかし、IP 設計時点ではどのようなIPと組み合わされるかは分からないので、他のIPと組み合わせた場合には、システムとして最適設計がなされているとは限りません。このため、各IP 間で省電力設計を総合的に行うための仕組みが必要です。　ASIC の消費電力低減に対しては、設計ツールを主に多くのアプローチが行われています。図11　ASICはIP の組み合わせ